- ViterbiNet: อัลกอริธึม Viterbi แบบการเรียนรู้เชิงลึกสำหรับการตรวจจับสัญลักษณ์(arXiv)
ผู้แต่ง :Nir Shlezinger, Nariman Farsad, Yonina C. Eldar, Andrea J. Goldsmith
บทคัดย่อ :การตรวจจับสัญลักษณ์มีบทบาทสำคัญในการนำเครื่องรับดิจิทัลไปใช้ ในงานนี้ เราขอเสนอ ViterbiNet ซึ่งเป็นเครื่องตรวจจับสัญลักษณ์ที่ขับเคลื่อนด้วยข้อมูล ซึ่งไม่ต้องการข้อมูลสถานะของช่องสัญญาณ (CSI) ViterbiNet ได้มาจากการรวมเครือข่าย Deep Neural Networks (DNN) เข้ากับอัลกอริทึมของ Viterbi เราระบุส่วนเฉพาะของอัลกอริธึม Viterbi ที่เป็น Channel-model-based และออกแบบ DNN เพื่อใช้เฉพาะการคำนวณเหล่านั้น โดยปล่อยให้ส่วนที่เหลือของโครงสร้างอัลกอริธึมไม่เสียหาย จากนั้นเราเสนอแนวทางการเรียนรู้แบบเมตาเพื่อฝึกอบรม ViterbiNet ออนไลน์ตามการตัดสินใจล่าสุด ช่วยให้ผู้รับสามารถติดตามเงื่อนไขของช่องสัญญาณไดนามิกโดยไม่ต้องมีตัวอย่างการฝึกอบรมใหม่สำหรับบล็อกการเชื่อมโยงกันทุกบล็อก การประเมินเชิงตัวเลขของเราแสดงให้เห็นว่าประสิทธิภาพของ ViterbiNet ซึ่งไม่รู้ CSI นั้น เข้าใกล้ประสิทธิภาพของอัลกอริธึม Viterbi ที่ใช้ CSI และสามารถติดตามช่องทางที่แปรผันตามเวลาโดยไม่จำเป็นต้องใช้ CSI ทันทีหรือข้อมูลการฝึกอบรมเพิ่มเติม ยิ่งไปกว่านั้น ViterbiNet แตกต่างจากการตรวจจับ Viterbi ทั่วไปตรงที่ทนทานต่อความไม่แน่นอนของ CSI และสามารถนำมาใช้ได้อย่างน่าเชื่อถือในโมเดลช่องสัญญาณที่ซับซ้อนซึ่งมีภาระในการคำนวณที่จำกัด โดยรวมแล้ว ผลลัพธ์ของเราแสดงให้เห็นถึงประโยชน์เชิงแนวคิดของการออกแบบระบบการสื่อสารที่รวม DNN เข้ากับอัลกอริทึมที่จัดตั้งขึ้น
<แข็งแกร่ง>2. การเร่งอัลกอริทึมของ Viterbi โดยใช้แนวทางคำสั่งแบบกำหนดเอง(arXiv)
ผู้แต่ง :วาการ์ อาหมัด, อิมราน ฮาฟีซ อับบาสซี, อุสมาน ซันวาล, ฮาซัน มาห์มูด
บทคัดย่อ : ในช่วงไม่กี่ปีที่ผ่านมา อัลกอริธึมการถอดรหัสในเครือข่ายการสื่อสารมีความซับซ้อนมากขึ้นโดยมีเป้าหมายเพื่อให้ได้รับความน่าเชื่อถือสูงในการถอดรหัสข้อความที่ได้รับอย่างถูกต้อง อัลกอริธึมการถอดรหัสเหล่านี้เกี่ยวข้องกับการดำเนินการที่ซับซ้อนในการคำนวณ ซึ่งต้องใช้ฮาร์ดแวร์คอมพิวเตอร์ประสิทธิภาพสูง ซึ่งโดยทั่วไปแล้วจะมีราคาแพง โซลูชันที่คุ้มต้นทุนคือการปรับปรุงสถาปัตยกรรมชุดคำสั่ง (ISA) ของโปรเซสเซอร์โดยการสร้างคำสั่งแบบกำหนดเองใหม่สำหรับส่วนการคำนวณของอัลกอริธึมการถอดรหัส ในบทความนี้ เราเสนอให้ใช้วิธีการสอนแบบกำหนดเองเพื่อปรับใช้อัลกอริธึมการถอดรหัส Viterbi ที่ใช้กันอย่างแพร่หลายอย่างมีประสิทธิภาพ โดยการเพิ่มคำสั่งภาษาแอสเซมบลีให้กับ ISA ของโปรเซสเซอร์ DLX, PicoJava II และ NIOS II ซึ่งเป็นตัวแทนของซอฟต์แวร์ RISC, สแต็ก และ FPGA - สถาปัตยกรรมโปรเซสเซอร์หลักตามลำดับ ด้วยการใช้วิธีการสอนแบบกำหนดเอง เวลาดำเนินการของอัลกอริธึม Viterbi จะได้รับการปรับปรุงอย่างมากประมาณ 3 เท่าสำหรับ DLX และ PicoJava II และ 2 เท่าสำหรับ NIOS II
