คำถามในหัวข้อ 'system-verilog'

จะนำเข้ามาโคร SystemVerilog ได้อย่างไร
ฉันกำลังพัฒนาจอภาพ SystemVerilog ที่ขยาย ovm_monitor และฉันต้องการทราบวิธีนำเข้ามาโคร ovm ที่ฉันใช้ ฉันใช้: `ovm_component_utils_begin `ovm_field_string `ovm_component_utils_end ฉันลองทำสิ่งต่อไปนี้ที่ด้านบนของไฟล์...
6864 มุมมอง
schedule 19.01.2024

วิธีสร้างช่วงบิตด้วยเงื่อนไขที่กำหนดเป็นตรรกะ
ฉันเข้าใจว่าโค้ดต่อไปนี้จะไม่คอมไพล์ แต่มีอะไรที่คล้ายกันที่คอมไพล์หรือไม่ logic [7:0] complete_set, partial_set; logic [2:0] msb_bit, lsb_bit; always_comb complete_set = <driven by a logic equation>; always_comb msb_bit = <driven...
172 มุมมอง
schedule 11.12.2023