คำถามในหัวข้อ 'riscv'
การกำหนดที่อยู่ใน RISC-V
ฉันกำลังใช้งานคอร์ RV64GC จำลองใน QEMU และกำลังพยายามทำความเข้าใจระบบย่อยหน่วยความจำเสมือนและกระบวนการแปลที่อยู่ใน RISC-V ให้ดียิ่งขึ้น ระบบจำลองของฉันทำงานด้วย OpenSBI, Linux Kernal v5.5 และ rootfs ขั้นต่ำ
ในการติดตามดีบักของ QEMU...
476 มุมมอง
schedule
23.12.2023