Untuk masalah ini, anggaplah saya memiliki sinyal berikut dan saya menggunakan paket Sinopsis std_logic_unsigned dan std_logic_arith . signal o : std_logic; signal i : std_logic_vector(parameter downto 0); constant c : integer := 5; Saya...

Saya mendapatkan beberapa kesalahan yang tidak masuk akal dan saya berharap bisa mendapatkan bantuan. ERROR: [VRFC 10-469] cannot update 'in' object shift_reg...

Saya bekerja dengan VGA di Basys3 FPGA saya, dan saat ini saya ingin menggambar pelat zona, yang persamaannya adalah (1 + cos(k*r^2)) / 2, di mana r adalah jarak dari pusat pelat, dan k=2*pi/lambda adalah bilangan gelombang, yang menentukan skala...

Saya memiliki kode VHDL tempat saya mencoba mengalikan nilai piksel. Saya memiliki entitas berikut: entity xGradient is port( clk : in std_logic; x11, x12, x13, x21, x22, x23, x31, x32, x33 : in integer range 0 to 255; gradientInX :...

Saya mengalami banyak kesalahan meskipun mencoba berbagai cara mengetik program saya, tetapi sebagian besar waktu menggunakan pemikiran logis. Masalahnya adalah, saya belum pernah mencoba menggabungkan hal-hal yang berbeda sebelumnya, sehingga...

Saya mencoba menggunakan fungsi shift_left() di proyek saya, tetapi saya mendapatkan 2 kesalahan yang tidak dapat saya jelaskan: Kesalahan: kesalahan ketik di dekat 'shift kiri'; tipe yang diharapkan 'std_logic_vector' tapi temp ADALAH...