Вопросы по теме 'system-verilog'
Как импортировать макросы SystemVerilog?
Я разрабатываю монитор SystemVerilog , который расширяет возможности ovm_monitor , и мне хотелось бы знать, как импортировать макросы ovm, которые я использую. Я использую:
`ovm_component_utils_begin
`ovm_field_string
`ovm_component_utils_end...
6864 просмотров
schedule
19.01.2024
Как создать битовые диапазоны с терминами, определенными как логика
Я понимаю, что следующий код не скомпилируется, но есть ли что-то подобное, которое компилируется?
logic [7:0] complete_set, partial_set;
logic [2:0] msb_bit, lsb_bit;
always_comb complete_set = <driven by a logic equation>;...
172 просмотров
schedule
11.12.2023