Я использую Icarus iVerilog для синтеза и тестирования своего кода, но я получаю неизвестные значения, когда логически должны появляться единицы. Вот пример того, что я пытаюсь сделать. reg [8:0] a = 000110100; wire [8:0] b = 0; generate...